从电路提取得到的是反映版图位置、没有连接关系、平面化的单元电路图，是无法理解原芯片的模块功能和设计理念的，将这类单元电路图进行电路整理，分两类：（1）平面化电路图整理：通过对连接关系、模块功能、数字门级的整理，可以得到反映芯片原始设计思想、便于理解的平面化电路图；（2）层次化电路图整理：在平面化电路图的基础上，对各模块按功能进行层次化整理，得到的层次化电路图易于理解，可利用仿真软件对层次化整理的电路图进行仿真、验证功能。电路整理的数据与Cadence Virtuoso 6.1版本以上百分之兼容，数据导入后，可直接进行阅读和编辑，以及后续的仿真、验证工作。